O processo 2nm (N2) da TSMC alcançou rendimento de ensaio superior a 70% no início deste ano e continuou subindo, superando o limiar necessário para produção do iPhone 18 e MacBook M6 da Apple. A produção em volume começou oficialmente em Q4 2025, e a empresa está rastreando em direção a 100.000 wafers mensais até o final de 2026—uma rampa dramática da execução inicial de 10.000 unidades. C.C. Wei, presidente da TSMC, afirmou que a demanda de clientes superou projeções internas, com ambas as fabs de 2nm em Taiwan completamente agendadas para 2026. Apple travou mais de metade da capacidade inicial de 2nm para seus chips A20/A20 Pro (série iPhone 18) e processadores M6 para MacBook Pro.
No entanto, um gargalo crítico de cadeia de suprimentos emergiu: TSMC está segurando aproximadamente $1 bilhão em A20 Pro SoCs da Apple completados que não conseguem avançar para a próxima fase de produção devido a uma escassez de DRAM (especificamente memória LPDDR5X). Os chips completaram fabricação de wafer e embalagem Wafer-Level Multi-Chip Module na Fab 3 da TSMC em julho/agosto de 2026, mas estão presos aguardando remessas de DRAM para completar o estágio de montagem final. Apple negociou com múltiplos fornecedores, incluindo o fabricante chinês CXMT, mas clientes de infraestrutura de IA estão superando OEMs de dispositivos de consumidor pela capacidade disponível de LPDDR5X, deixando a produção de iPhone vulnerável a atraso adicional se o fornecimento de DRAM não for limpo pela temporada de pré-encomendas de setembro.
Para arquitetos: o rendimento de 70% em 2nm vincula a liderança de processo da TSMC sobre Samsung (~30%) e 18A da Intel (~10%), mas o sucesso do nó 2nm agora está limitado pelo fornecimento de memória fora do nó, não pela capacidade de fab. Isso sinaliza uma mudança estrutural na complexidade de design de chips: nós de computação de borda estão sendo entregues, mas integração heterogênea e embalagem avançada agora exigem cadeias de suprimento coordenadas multi-fornecedor. Organizações planejando implantações de 2026 com silicone customizado devem assumir fricção de co-escalonamento chip-memória e construir buffers de inventário.