SK Hynix, TetraMem e pesquisadores da USC demonstraram conjuntamente um system-on-chip (SoC) de computação em memória (IMC) baseado em memristor otimizado para inferência de IA de borda. Fabricado em um processo de 65 nanômetros e apresentando 10 unidades de processamento neural (NPUs) com multiplicação vetorial-matricial analógica diretamente dentro de arrays crossbar, o chip fornece eficiência de energia de pico de 21,3 TOPS/W em 100 MHz—superando a eficiência NVIDIA A100 INT8 por uma ordem de magnitude em geometria de processo legado. O design inclui um NPU otimizado para convolução profunda personalizado (DWC) com topologia crossbar zig-zag para acelerar modelos leves como MobileNetV1 com sobrecarga de energia mínima.
Testado no benchmark Visual Wake Words usando uma rede MobileNetV1Small customizada (36.000 parâmetros), o SoC alcançou 80,36% de precisão end-to-end usando pesos quantizados de baixa precisão (aproximadamente 4-bit efetiva), demonstrando viabilidade de memristor para inferência quantizada. No entanto, limites de prova de conceito surgem: taxa de transferência teórica de pico (2,54 TOPS chip completo) fica 16x abaixo dos requisitos Microsoft Copilot+, e o teste usou apenas 5 de 10 NPUs padrão, deixando a saturação multi-NPU total não validada.
Para profissionais: IMC baseado em memristor troca velocidade por eficiência de energia extrema em nós antigos, adequado para sensores de borda sempre ativos e retorno móvel—não para inferência em nuvem. A história da fab de 65nm sinaliza uma mudança de estratégia longe da densidade de nó avançado em direção ao desempenho analógico em silicone por miliwatt. Observe se a profundidade de fabricação da SK (integração de memristor em CMOS) permite produção em volume; se assim for, aceleração de IA de borda além de SLAs de GPU/NPU torna-se viável para IoT e monitoramento remoto.