Samsung visualiza conceitos de memória 3D zHBM e zNAND-O visando 10× maior densidade e 8× desempenho HBM5 até 2030
Samsung revelou um roteiro de memória multi-geração no Future of Memory and Storage Summit, visualizando tecnologias inovadoras projetadas para superar o que a empresa chama de parede de memória digital enfrentando infraestrutura de IA. O roteiro se centra em zHBM—um conceito que empilha memória de alta largura de banda diretamente no topo de aceleradores de IA (em vez de ao lado deles), e zNAND-O, uma arquitetura NAND de próxima geração para IA em borda, ao lado de V10 Bonding V-NAND com mais de 400 camadas.
O design zHBM encurta a distância física que os dados devem percorrer entre processador e memória, promovendo aproximadamente 8× o desempenho do HBM5, mais de 10× a densidade de memória, 3× a eficiência energética e menos da metade da resistência térmica em comparação com HBM5. Samsung espera exigir co-design próximo com parceiros de acelerador (notavelmente NVIDIA, Google e outros) para realizar esses ganhos. Separadamente, V10 BV-NAND usa ligação de wafer para empilhar mais de 400 camadas de memória, aumentando a densidade em ~58% versus a geração anterior enquanto melhora o desempenho de E/S.
No curto prazo, Samsung já está em produção em massa de HBM4 e começou a enviar amostras de HBM4E (14 Gbps estável, até 16 Gbps escalável). O HBM4E oferece 20%+ de aumento de velocidade sobre HBM4 e se expandirá para configurações de 32GB (8 camadas), 48GB (12 camadas) e 64GB (16 camadas). A empresa espera que o HBM4E entre em produção em massa alinhado com cronogramas de clientes. Samsung também planeja melhorar a eficiência energética do HBM em 2,5× até 2030, uma métrica crítica conforme o consumo de energia se torna o fator limitante na densidade do data center.
Para arquitetos: O conceito de empilhamento vertical zHBM sinaliza uma mudança estrutural no co-design de memória-computação. A memória não é mais periférica ao planejamento de acelerador—está se tornando a restrição que define os limites de desempenho por GPU. Os profissionais devem rastrear a oferta de HBM, cronogramas de qualificação e estratégias de integração térmica tão de perto quanto os roteiros de computação; os tempos de espera de memória agora ditam a velocidade de implementação da infraestrutura de IA.