AMD anunciou seus processadores EPYC Venice de 6ª geração construídos no nó de processo 2nm da TSMC, com o modelo flagship apresentando 256 cores e 512 threads—o primeiro chip HPC a atingir produção em volume em 2nm. Em benchmarks internos modelando uma implantação de rack de 100kW, AMD alega que Venice oferece 3,3x o desempenho em nível de rack do CPU Vera de 88-core da NVIDIA e 1,6x sobre o Xeon 6980P (128-core Granite Rapids) da Intel. A empresa relata 27% maior desempenho de single-core por core versus Vera.
Venice oferece 70% mais desempenho de computação que a geração anterior EPYC Turin (Zen 5), com grandes avanços de arquitetura incluindo largura de banda por socket dobrada para 1,6 TB/s (acima de 614 GB/s), largura de banda CPU-GPU dobrada via PCIe 6.0, e suporte para até 16 canais de memória com DDR5-8000 e MRDIMMs rodando em 12.800 MT/s. O novo socket SP7 usa oito CCDs Zen 6c de 32-core ao invés dos dezesseis CCDs menores de Turin, trazendo cache L3 total para 1 MB—quase o triplo da quantidade de Turin.
Os benchmarks da AMD são modelados ao invés de diretamente mensurados; a empresa extrapolou o desempenho de Vera de dados publicamente disponíveis e escalonou seus próprios resultados Turin por fatores baseados em testes internos. Tom's Hardware nota que estes são destinados como comparações direcionais ao invés de benchmarks diretamente mensurados. Interconexões, térmica e limitações de potência se tornam fatores em escala de rack completo que testes de socket único não podem capturar.
Para equipes de procurement de data-center, Venice entra em produção em Q3 2026 em infraestrutura x86 padrão com refrigeração líquida, abordando o aumento de cargas de trabalho de IA agnóstica. AMD detém 46% de participação de mercado de CPUs para servidor (Q1 2026), e Venice chega quando o próximo P-core Xeon da Intel (Diamond Rapids) é adiado para meados de 2027. O chip sinaliza impulso na era de IA agnóstica centrada em CPU—uma mudança de pensamento apenas em GPU para otimização em nível de rack.