Técnicas alimentadas por IA estão acelerando o fechamento de Design Rule Check (DRC) em designs avançados de System-on-Chip (SoC), reduzindo ciclos de iteração manual para equipes de design físico. Turnover DRC mais rápido melhora tempo para silício em nós de 3nm e menores.
A mudança descarrega lógica de verificação tedioso para modelos de ML, liberando designers experientes para abordar otimização arquitetônica e trocas de energia/desempenho—crítico conforme a complexidade do processo aumenta.