SK Hynix, TetraMem e investigadores de la USC demostraron conjuntamente un system-on-chip (SoC) de computación en memoria (IMC) basado en memristor optimizado para inferencia de IA de borde. Fabricado en un proceso de 65 nanómetros y con 10 unidades de procesamiento neural (NPU) con multiplicación vectorial-matricial analógica directamente dentro de arrays crossbar, el chip entrega una eficiencia de energía de pico de 21,3 TOPS/W a 100 MHz—superando la eficiencia NVIDIA A100 INT8 por un orden de magnitud en geometría de proceso heredado. El diseño incluye una NPU optimizada para convolución profunda personalizada (DWC) con topología crossbar en zigzag para acelerar modelos ligeros como MobileNetV1 con sobrecarga de energía mínima.
Probado en el benchmark Visual Wake Words utilizando una red MobileNetV1Small personalizada (36.000 parámetros), el SoC logró 80,36% de precisión end-to-end usando pesos cuantizados de baja precisión (aproximadamente 4-bit efectivo), demostrando viabilidad de memristor para inferencia cuantizada. Sin embargo, emergen límites de prueba de concepto: el rendimiento teórico de pico (2,54 TOPS chip completo) cae 16x por debajo de los requisitos Microsoft Copilot+, y la prueba usó solo 5 de 10 NPU estándar, dejando la saturación multi-NPU total sin validar.
Para profesionales: IMC basado en memristor intercambia velocidad por eficiencia de energía extrema en nodos antiguos, adecuado para sensores de borde siempre activos y retorno móvil—no para inferencia en la nube. La historia de fab de 65nm señala un cambio de estrategia lejos de la densidad de nodo avanzada hacia el rendimiento analógico en silicio por milivatio. Observe si la profundidad de fabricación de SK (integración de memristor en CMOS) permite producción en volumen; si es así, la aceleración de IA de borde más allá de los SLA de GPU/NPU se vuelve viable para IoT y monitoreo remoto.