Samsung visualiza conceptos de memoria 3D zHBM y zNAND-O con 10× mayor densidad y 8× rendimiento HBM5 para 2030
Samsung reveló una hoja de ruta de memoria multi-generación en el Future of Memory and Storage Summit, visualizando tecnologías innovadoras diseñadas para superar lo que la empresa llama el muro de memoria digital que enfrenta la infraestructura de IA. La hoja de ruta se centra en zHBM—un concepto que apila memoria de ancho de banda alto directamente encima de aceleradores de IA (en lugar de al lado), y zNAND-O, una arquitectura NAND de próxima generación para IA en borde, junto con V10 Bonding V-NAND con más de 400 capas.
El diseño zHBM acorta la distancia física que los datos deben viajar entre procesador y memoria, prometiendo aproximadamente 8× el rendimiento de HBM5, más de 10× la densidad de memoria, 3× la eficiencia energética y menos de la mitad de la resistencia térmica en comparación con HBM5. Samsung espera requerir co-diseño cercano con socios de acelerador (notablemente NVIDIA, Google y otros) para realizar esas ganancias. Por separado, V10 BV-NAND usa union de oblea para apilar más de 400 capas de memoria, aumentando la densidad en ~58% versus la generación anterior mientras mejora el rendimiento de E/S.
En el corto plazo, Samsung ya está en producción en masa de HBM4 y ha comenzado a enviar muestras de HBM4E (14 Gbps estable, hasta 16 Gbps escalable). HBM4E ofrece 20%+ de aumento de velocidad sobre HBM4 y se expandirá a configuraciones de 32GB (8 capas), 48GB (12 capas) y 64GB (16 capas). La empresa espera que HBM4E entre en producción en masa alineado con cronogramas de clientes. Samsung también planea mejorar la eficiencia energética del HBM en 2,5× para 2030, una métrica crítica a medida que el consumo de energía se convierte en el factor limitante en la densidad del centro de datos.
Para arquitectos: El concepto de apilamiento vertical zHBM señala un cambio estructural en el co-diseño de memoria-computación. La memoria ya no es periférica a la planificación de acelerador—se está convirtiendo en la restricción que define los límites de rendimiento por GPU. Los profesionales deben rastrear el suministro de HBM, cronogramas de calificación y estrategias de integración térmica tan de cerca como las hojas de ruta de computación; los plazos de entrega de memoria ahora dictan la velocidad de implementación de la infraestructura de IA.