El Leti Innovation Days (LID World Summit 2026) en Grenoble (23-25 de junio) reveló un consenso entre investigadores de chips, operadores de fab y fabricantes de equipos: el desempeño puro de transistores ya no es el cuello de botella principal para el progreso de IA. En su lugar, el rediseño de arquitectura—colocación de memoria, entrega de energía, gestión térmica, fotónica y eficiencia de interconexión—determinará la próxima generación de sistemas GPU y acelerador.
El CEO de CEA-Leti Sébastien Dauvé enmarcó el cambio claramente: 'Arquitectura, no computación pura' es la restricción emergente de IA. Los arquitectos están rediseñando sistemas completos para mover datos con menos energía, entregar energía de manera más eficiente y gestionar el calor a escala. Los temas clave incluyeron memorias integradas en back-end (cerrando brechas entre SRAM y DRAM), apilamiento 3D y arquitecturas de chiplet colocando memoria más cerca de procesadores, fotónica de silicio para óptica co-empaquetada y comunicación a nivel de chiplet, y ramp a escala industrial de estas tecnologías en oblea de 300 mm. STMicroelectronics y socios presentaron su plataforma de fotónica en LID 26, señalando que las interconexiones fotónicas se mueven hacia adentro desde conexiones a nivel de rack hacia rutas de señal a nivel de paquete y chiplet.
Para arquitectos de chips y diseñadores de sistemas, esto señala un pivote estratégico: las reducciones de dados monolíticos por síolas no desbloquearn la próxima ola de capacidad de IA. El co-diseño de sistemas, la manufactura y la integración a escala industrial de tecnologías de empaquetamiento, memoria e interconexión son ahora diferenciadores competitivos. Las empresas que invierten en apilamiento de silicio 3D, empaquetamiento avanzado y fotónica se están posicionando para entregar la próxima inflexión en eficiencia de computación de IA; aquellas que apuestan únicmente a densidad de transistores corren el riesgo de quedarse atrás.